ID do artigo: 000091014 Tipo de conteúdo: Solução de problemas Última revisão: 15/02/2023

Por que a interface de reconfiguração de IP rígido trava ao usar a Intel® FPGA IP P para PCI Express*?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Interfaces
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a uma limitação no P-Tile Intel® FPGA IP PCI Express* com o software Intel® Quartus® Prime Pro Edition versão 22.2 e a versão anterior, a Interface de reconfiguração hard IP pode ser travada com "hip_reconfig_waitrequest_o" afirmada. O problema não pode ser resolvido redefinindo a Intel® FPGA IP P para PCI Express* usando o "pin_perst_n".

    Resolução

    Para evitar esse problema, certifique-se de que a Interface de reconfiguração de IP rígido não seja usada durante a afirmação de "pin_perst_n".

    Este problema é corrigido a partir do software Intel® Quartus® Prime Pro Edition versão 22.3.

    Produtos relacionados

    Este artigo aplica-se a 2 produtos

    FPGAs e FPGAs SoC Intel® Agilex™ 7 série F
    FPGA Intel® Stratix® 10 DX

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.