ID do artigo: 000091015 Tipo de conteúdo: Solução de problemas Última revisão: 13/02/2023

Por que o link-up falha após um ciclo de energia do Complexo Raiz ao usar o P-Tile Intel® FPGA IP para PCI Express* na configuração de Endpoint ou Upstream Port com o software Intel® Quartus® Prime Pro Edition versão 22.1?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Interfaces
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a um problema no P-Tile Intel® FPGA IP PCI Express* com o software Intel® Quartus® Prime Pro Edition versão 22.1, a falha no link-up ocorrerá após um ciclo de alimentação do complexo raiz ao usar o esquema de clock comum como ponto final ou modo de porta upstream.

     

     

    Resolução

    Para resolver este problema ao usar o software Intel® Quartus® Prime Pro Edition versão 22.1, implemente um esquema de clock separado.

    Este problema é corrigido a partir do software Intel® Quartus® Prime Pro Edition versão 22.3.

    Produtos relacionados

    Este artigo aplica-se a 2 produtos

    FPGAs e FPGAs SoC Intel® Agilex™ 7 série F
    FPGA Intel® Stratix® 10 DX

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.