Devido ao problema com o subcomponente do Intel® On-chip Memory II (RAM ou ROM) Intel FPGA IP introduzido no Software Quartus® Prime Pro Edition versão 21.4, quando você habilita o recurso Editor de conteúdo de memória no sistema dentro do Intel FPGA IP On-chip Memory II (RAM ou ROM), toda a leitura do deslocamento 0x00 usando a Memory II (RAM ou ROM) em chip Intel FPGA IP Avalon-MM slave port será inválida. Os dados devolvidos serão os mesmos que os dados da transação anterior.
Para contornar esse problema, desmarque Habilitar o recurso Editor de conteúdo de memória no sistema no chip Memory II (RAM ou ROM) Intel FPGA IP editor de parâmetros. Se você precisar ler ou editar o conteúdo da memória, conecte o JTAG para Avalon a Ponte Mestre Intel FPGA IP à porta secundário Avalon MM na Intel FPGA IP On-chip Memory II (RAM ou ROM). Em seguida, você pode usar o Console de Sistema para fazer interface com o conteúdo da memória para fins de depuração.