Se você estiver usando o modo de configuração Avalon® streaming x16 ou Avalon streaming x32 em Intel Agilex® série 7 F 019/023, Intel Agilex série I 7 019/023 e dispositivos futuros, há restrições de uso de pinos de dois propósitos para eliminar a® necessidade de ciclo de energia do FPGA quando o FPGA entrar no raro estado de erro irreverizável.
Consulte a tabela a seguir para obter restrições de pinos de uso duplo para o esquema de configuração Avalon streaming x16 ou x32.
| Pinos de uso duplo | Avalon® streaming x16 | Avalon streaming x32 | ||
| Não usado no modo de usuário | Usado no modo de usuário | Não usado no modo de usuário | Usado no modo de usuário | |
| AVST_CLK | Configuração: Como a entrada tri-afirmada | Configuração: use como E/S regular Conexão de pinos: usada como entrada e atribuir todos os pinos na atribuição do pino. | Configuração: Como a entrada tri-afirmada | Configuração: use como E/S regular Conexão de pinos: usada como entrada e atribuir todos os pinos na atribuição do pino. |
| AVST_VALID | ||||
| AVST_DATA[15:0] | ||||
| AVST_DATA[31:16] | Nenhuma restrição; pode ser qualquer configuração. | |||
Notas:
1. Todos os pinos no mesmo nome de grupo devem ser atribuídos ao pino físico na atribuição do pino. Por exemplo, se apenas 2 de 16 pinos de AVST_data[15:0] forem usados, todos os 16 pinos devem ser atribuídos aos pinos físicos, incluindo os pinos não utilizados no design do usuário.
2. Todos os pinos atribuídos na atribuição de pinos devem estar em um estado conhecido, seja para puxar para cima ou para baixo.
3. Esta restrição não é® aplicável aos® dispositivos Intel Agilex série F 012/012/022/027 e Intel Agilex série I 7 022/027.
As informações acima também podem ser encontradas Intel Agilex® Guia do usuário de configuração.