ID do artigo: 000091267 Tipo de conteúdo: Solução de problemas Última revisão: 15/06/2023

Por que eu recebo um erro relacionado ao intervalo de bits ao usar o advanced SEU Detection Intel® FPGA IP para Intel Agilex® 7 FPGA?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Detecção de SEU avançada Intel® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    A faixa total do setor de CRAM para o Intel Agilex® 7 FPGAs é de 0-4159 (0X103F), enquanto o bit máximo coberto pela detecção avançada de SEU Intel® FPGA IP é 4095 (0xFFF). A atual faixa de Intel® FPGA IP de detecção avançada do SEU (12 bits)® é insuficiente para cobrir todas as posições de bits dentro do quadro para o Intel Agilex 7 FPGAs.

    Como resultado, um relatório impreciso é mostrado (0x000-0x03F) quando o evento SEU acontece dentro do intervalo de bits 4096-4159. Quando o valor do relatório de erro estiver entre 0x000-0x03F, o intervalo de bits afetado pode ser de 0-63 ou 4096-4159. Este problema também afeta a ferramenta de depurador de injeção de falhas.

    No entanto, a detecção e correção do SEU ainda estão funcionando bem para toda a posição do bit.

    Resolução

    Este problema foi corrigido no software Intel® Quartus® Prime Pro Edition v23.1

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs e FPGAs SoC Intel® Agilex™

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.