Devido a um problema na versão 22.2 do software Intel® Quartus® Prime Pro Edition, o Hard IP para E-Tile para Ethernet Intel® FPGA IP exemplo de projeto gerado com QSYS selecionada, uma vez que o modo de ambiente de projeto pode não compilar e simular com a seguinte mensagem de erro. Você pode ver uma falha no hardware para o exemplo de projeto de modo QSYS que pode ser compilado com sucesso. As mensagens de erro variam de acordo com as configurações de IP.
Exemplo de erro de compilação do Intel® Quartus® Prime Pro e mensagem de aviso:
- Erro (13458): erro de atribuição contínua de HDL da Verilog em alt_ehipc3_hw.v(423): o objeto "o_sl_tx_ready_1" no lado esquerdo da atribuição deve ter um tipo de rede
- Error(129001): Input port REFCLK no atom "iopll_sclk_todsync_inst|altera_iopll_0|stratix10_altera_iopll_i|s10_iopll.fourteennm_pll", que é uma primitiva fourteennm_iopll, não está legalmente conectada e/ou configurada
- Aviso (16788): A rede "i_clk_ref_0" não tem um driver em alt_ehipc3_hw.v(260)
- Aviso (16788): a rede "i_sl_clk_tx_0" não tem um driver em alt_ehipc3_hw.v(272)
Exemplo de mensagem de erro de simulação:
- Erro (supressível): ./basic_avl_tb_top.sv(175): (vopt-2912) Porta 'i_clk_ref' não encontrada no módulo 'ex_25G' (1ª conexão)
- Erro (supressível): ./basic_avl_tb_top.sv(196): (vopt-2912) Porta 'i_sl_clk_tx' não encontrada no módulo 'ex_25G' (3ª conexão)
Para contornar esse problema no Intel® Quartus® Software Prime Pro Edition v22.2, gere o exemplo de projeto no modo de ambiente de projeto nativo.
Esse problema é corrigido na versão 22.3 Intel® Quartus® do Software Prime Pro Edition.