Por que a taxa de dados incorreta está definida no Serial Lite IV IP ao gerar Intel® FPGA IP F-Tile Serial Lite IV no Windows?

Devido a um problema na Intel® Quartus® Prime Pro Edition Software versão 22.1 ou anterior, você pode ver uma taxa de dados incorreta é definida no Serial Lite IV IP ao gerar Intel® FPGA IP Serial Lite IV F-Tile no Windows.

Você pode verificá-lo com o parâmetro "EHIP_DATA_RATE" nos seguintes arquivos gerados:

• <ip_name>\sl4_f_500\synth\hip\sl4_hip_<ip_name>_sl4_f_500_***.sv
• <ip_name>\sl4_f_500\synth\hip\ sl4_hip_bb_<ip_name>_sl4_f_500_***.sv

Isso pode causar um erro de Geração de suporte lógico ao compilar projetos, incluindo o Tile F Serial Lite IV Intel FPGA IP.

Esse problema não acontece no Linux.

Um patch está disponível para corrigir esse problema para o Intel Quartus Software Prime Pro Edition versão 22.1. Baixe e instale o Patch 0.19 a partir dos seguintes links:

• Patch 0.19 para Windows (quartus-22.1-0.19-windows.exe)
• Leiame para o patch 0.19 (quartus-22.1-0.19-readme.txt)

Esse problema está corrigido a partir da Intel® Quartus® Software Prime Pro Edition versão 22.3.