ID do artigo: 000091368 Tipo de conteúdo: Errata Última revisão: 16/02/2023

Por que há um problema intermitente de link-up após alterar o modo de loopback do exemplo de design do console do sistema F-Tile Serial Lite IV Intel® FPGA IP sistema?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Interfaces
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a um problema no software Intel® Quartus® Prime Pro Edition versão 22.2, você pode ver o problema intermitente de link-up após alterar o modo de loopback no exemplo de design do console de sistema F-Tile Serial Lite IV Intel® FPGA IP ao ser executado com taxa de dados de 1 Gbps.

     

     

    Resolução

    Para resolver este problema no software Intel® Quartus® Prime Pro Edition versão 22.2 , gere o exemplo de projeto de teste de hardware F-Tile Serial Lite IV e insira "após 10000" na linha 225 no arquivo ed_hwtest/system_console/sliv_ftile.tcl.   

    Exemplo sliv_ftile.tcl após correção na linha 224 a 226:
    ...
    sys_reset
    após 10000
    }
    ...

    Este problema é corrigido a partir do software Intel® Quartus® Prime Pro Edition versão 22.3.

     

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs e FPGAs SoC Intel® Agilex™ 7

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.