ID do artigo: 000091381 Tipo de conteúdo: Solução de problemas Última revisão: 14/07/2022

Por que vejo resultado inesperado ao usar a Interface de interceptação de configuração (CII) para acessar o registro de espaço de configuração com endereço superior a 8 bits no bloco P ou no Avalon® de Intel® FPGA IP streaming para PCI Expr...

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Intel® Wharf Rock Avalon-ST para PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a um problema no software Intel® Quartus® Prime Pro Edition v22.1 e na versão anterior, o acesso ao registro de espaço de configuração usando a Interface de interceptação de configuração (CII) com endereço superior a 8 bits pode não funcionar corretamente quando o suporte VIRTIO estiver habilitado. O acesso do registro de espaço de configuração em que os 8 bits mais baixos do endereço de registro coincidem com o registro virtio será reconhecido como acesso do registro VIRTIO, independentemente do valor superior dos dois bits de endereço.

    Resolução

    Este problema foi corrigido no software Intel® Quartus® Prime Pro Edition v22.2.

    Produtos relacionados

    Este artigo aplica-se a 2 produtos

    FPGAs e FPGAs SoC Intel® Agilex™
    FPGA Intel® Stratix® 10 DX

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.