ID do artigo: 000091403 Tipo de conteúdo: Solução de problemas Última revisão: 15/08/2023

Por que a O-RAN Intel® FPGA IP dá valores incorretos quando a compactação de ponto flutuante do bloco é ativada?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema na O-RAN Intel® FPGA IP versão 1.6.0 e anterior, você pode ver a Intel FPGA IP de O-RAN oferece valores incorretos quando a compressão de ponto flutuante do bloco for ativada.

Quando o valor de PRB original está quase saturado no valor máximo positivo, o O-RAN intel FPGA IP pode gerar um valor negativo da PRB compactada.

Por exemplo, o valor de PRB original "8180" é compactado para 9 bits usando o valor expoente '5' e o valor da PRB compactado é gerado incorretamente como 256 (0x100). Espera-se que o valor comprimido seja descompactado como 16 bits e o valor esperado seja 8192 (0x2000). No entanto, o resultado deprimido passa a ser 8192 (0xE000).

Esse problema afeta o IqWidth de '8' para '15'.

A Intel® FPGA IP de compressão fronthaul tem o mesmo problema.

Resolução

Este problema é corrigido a partir da Intel® FPGA IP O-RAN e da compressão Fronthaul Intel FPGA IP webcore versão 22.2.

Produtos relacionados

Este artigo aplica-se a 3 produtos

FPGAs Intel® Arria® 10 e FPGAs SoC
FPGAs Intel® Stratix® 10 e FPGAs SoC
FPGAs e FPGAs SoC Intel® Agilex™ 7

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.