ID do artigo: 000091457 Tipo de conteúdo: Errata Última revisão: 07/07/2022

Por que o bloco R Avalon® streaming Intel® FPGA IP PCI Express* não recebe pacotes de nível de transação VirtIO?

Ambiente

  • Intel® Quartus® Prime Pro Edition

    • OS Independent family

    BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a um problema no software Intel® Quartus® Prime Pro Edition versão 22.1 e anterior, a decodificação de endereços do Avalon® streaming Intel® FPGA IP para PCI Express* pode falhar ao receber um Pacote de nível de transação VirtIO (TLP), fazendo com que a TLP seja ignorada.
     

    Resolução

    Este problema é corrigido começando com o software Intel® Quartus® Prime Pro Edition versão 22.2.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs e FPGAs SoC Intel® Agilex™ série I

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.