ID do artigo: 000091477 Tipo de conteúdo: Mensagens de erro Última revisão: 12/09/2023

Por que o exemplo de projeto Ethernet de baixa latência de 10 G MAC Intel® FPGA IP falha na compilação?

Ambiente

    Software de projeto Intel® Quartus® Prime
    MAC Ethernet de baixa latência de 10G Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema na Intel® Quartus® Prime Pro Edition Software versão 22.1, o exemplo de projeto de Ethernet de baixa latência de 10 G MAC Intel® FPGA IP gerado usando o projeto de exemplo predefinido 10GBase-R não consegue compilar com a mensagem de erro conforme mostrado abaixo.

Erro: abertura de erro /alt_em10g32_0_EXAMPLE_DESIGN/LL10G_10GBASER/rtl/address_dec/ip/address_dec/address_dec_merlin_mstr_trans_0.ip.

Resolução

Esse problema está corrigido a partir da Intel® Quartus® Software Prime Pro Edition versão 22.3.

Produtos relacionados

Este artigo aplica-se a 5 produtos

FPGAs Arria® V e FPGAs SoC
FPGAs Intel® Cyclone® 10
FPGAs Intel® Stratix® 10 e FPGAs SoC
FPGAs Stratix® V
FPGAs Intel® Arria® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.