ID do artigo: 000091610 Tipo de conteúdo: Errata Última revisão: 15/06/2023

Por que meu valor calculado para UI Tx ou Rx está incorreto ao usar os scripts encontrados nos exemplos de design para as variantes do Precision Time Protocol (PTP) da Ethernet F-Tile Intel® FPGA Hard IP?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no software Intel® Quartus® Prime Pro Edition versão 22.2, os scripts fornecidos no F-Tile Ethernet Intel® FPGA Hard IP Designs com Protocolo de tempo de precisão (PTP) podem mostrar valores de interface de usuário Tx ou Rx incorretos.

Resolução

Para resolver este problema, execute as seguintes etapas:

  1. Abra o script de firmware PTP localizado na pasta de design de exemplo <generado>/hardware_test_design/hwtest/altera/ptp/ptp_fw.tcl
  2. Encontre e substitua as seguintes linhas de código:
  • FROM set tx_tam_cnt [formato 0x%X [expr [expr $rd_data & 0x3FFF0000] >> 16]]
  • PARA definir tx_tam_cnt [formato 0x%X [expr [expr $rd_data & 0x7FFF0000] >> 16]]
  • FROM set rx_tam_cnt [formato 0x%X [expr [expr $rd_data & 0x3FFF0000] >> 16]]
  • PARA definir rx_tam_cnt [formato 0x%X [expr [expr $rd_data & 0x7FFF0000] >> 16]
  • DO conjunto tx_tam_cnt_delta_max 32767
  • PARA definir tx_tam_cnt_delta_max 32768
  • FROM set rx_tam_cnt_delta_max 32767
  • PARA definir rx_tam_cnt_delta_max 32768
  1. Salve o arquivo

Este problema foi corrigido a partir da versão 22.3 do software Intel® Quartus® Prime Pro Edition.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs e FPGAs SoC Intel® Agilex™ 7

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.