Por que há uma perda de dados no Intel® Stratix® 10 MX/NX FPGA caminho de resposta de gravação de gravação IP de alta largura de banda (HBM2) no modo de repressão traseira não AXI?

Devido a um problema nas versões 21.4 e 22.1 do software Intel® Quartus® Prime Pro Edition, a perda de dados no caminho de resposta de gravação no modo de repressão não AXI é esperada devido às seguintes razões:

Quando a pressão traseira A Intel® Stratix®XI não estiver habilitada em um IP de 10 MX/NX FPGA de alta largura de banda (HBM2), as respostas de gravação podem ser perdidas. A razão é que a malha pode potencialmente receber duas respostas de gravação em um único ciclo.

No modo de não repressão traseira, há apenas o valor de um ciclo de buffer de resposta de leitura. A perda de dados ocorre quando há dois ciclos back-to-back nos quais um par de respostas de gravação são recebidas. O problema é mais prevalente quando o clock de malha é relativamente baixo. Mesmo que isso reduza a taxa de comando de gravação na interface, se um ciclo de atualização faz com que um monte de comandos de gravação seja buffer pelos dispositivos BMC Intel® Stratix® 10 MX/N FPGA X, haverá uma inundação correspondente de respostas após a atualização ser concluída.

É recomendável instaurar o mesmo FIFO no IP Intel® Stratix® 10 MX/NX FPGA high bandwidth memory (HBM2) como para o manuseio de repressão de backpressure compatível com AXI4. Isso tem uma penalidade de área, mas o FIFO de cada pseudo canal requer apenas um MLAB (+ algumas ALMs para contadores).
 
Este problema está programado para ser resolvido em uma versão futura do software Intel® Quartus® Prime Pro Edition.