ID do artigo: 000091707 Tipo de conteúdo: Mensagens de erro Última revisão: 22/09/2022

Por que a simulação Aldec Riviera-PRO falha/trava usando o PHY Lite para interfaces paralelas Intel® FPGA IP exemplo de projeto?

Ambiente

    Intel® Quartus® Prime Pro Edition
    PHY Lite para interfaces paralelas Intel® Stratix® 10 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Se o exemplo de design do PHY Lite for parallel interfaces Intel® FPGA IP for gerado usando o software Intel® Quartus® Prime Pro Edition versão 21.1 ou 21.2, você encontrará a simulação Aldec Riviera-Pro enforcada ou não simulada. Este problema foi causado na versão 2020.04 do Aldec Riviera-Pro, para a qual o software Intel® Quartus® Prime Pro Edition versão 21.1 e 21.2 gera arquivos de simulação.

Resolução

Este problema foi resolvido na versão 2021.4 do Aldec Riviera-PRO, que é suportada no software Intel® Quartus® Prime Pro Edition versão 21.3 e adiante. Regenere seu design com a versão Intel Quartus software atualizada.

Produtos relacionados

Este artigo aplica-se a 1 produtos

Dispositivos programáveis Intel®

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.