ID do artigo: 000091738 Tipo de conteúdo: Solução de problemas Última revisão: 15/08/2023

Por que o sinal de status HDMI Intel® FPGA IP SCDCS registram bit 0 (clock_detected) sempre é zero quando lido?

Ambiente

    Intel® Quartus® Prime Pro Edition
    HDMI*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema na Intel® Quartus® Software Prime Pro Edition versão 21.3 do Intel® FPGA IP HDMI, ao ler a bandeira de status SCDCS o registro bit 0 (clock_detected) ele retornará incorretamente o valor como 0. Este problema afeta apenas os projetos que usam a Intel® FPGA IP HDMI no modo TMDS.

Resolução

Para solucionar esse problema ao usar o software Intel® Quartus® Prime Pro Edition versão 21.3 do HDMI Intel® FPGA IP, instale o patch 0.43.

Baixe o patch Intel® Quartus® Prime Pro Edition versão 21.3 patch 0.43 para Windows (.exe)

Baixe o patch Intel® Quartus® Prime Pro Edition versão 21.3 patch 0.43 para Linux (.run)

Baixe o arquivo Readme para Intel® Quartus® Prime Pro Edition versão 21.3 Patch 0.43 (.txt)

Esse problema está programado para ser corrigido em uma versão futura do software Intel® Quartus® Prime Pro Edition.

Produtos relacionados

Este artigo aplica-se a 3 produtos

FPGAs Intel® Arria® 10 e FPGAs SoC
FPGAs Intel® Cyclone® 10
FPGAs Intel® Stratix® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.