Por que a compilação Intel® Quartus® Prime Pro falha durante a etapa de Análise e Síntese quando Nenhum Kit de desenvolvimento é selecionado no exemplo de projeto do SDI II Intel® FPGA IP F-tile com AXIS-VVP Full habilitado?

Devido a um problema na versão 22.2 do software Intel® Quartus® Prime Pro Edition, a seguinte mensagem de erro aparece durante a compilação Intel® Quartus® Prime Pro ao gerar o projeto de exemplo do F-tile SDI II Intel® FPGA IP com AXIS-VVP Full enabled e No Development Kit é selecionado:

• Error (20521): a refclk de entrada da IOPLL axi4s_clk_iopll_inst|axi4s_clk_iopll|tennm_pll é impulsionada por uma fonte ilegal: um pino virtual. Uma fonte de refclk de IOPLL deve ser outra IOPLL ou um pino de entrada de refclk dedicado.

Para contornar esse problema, ao selecionar o No Development Kit no F-tile SDI II Intel® FPGA IP Design Example with AXIS-VVP Full enabled, linha de comentários <set_instance_assignment -name VIRTUAL_PIN ON -to clk_3a_gpio_p_2> nas configurações de arquivo Intel® Quartus® Settings File (QSF) e recompilar o projeto.

Esse problema está programado para ser corrigido em uma versão futura do software Intel® Quartus® Prime Pro Edition.