ID do artigo: 000091750 Tipo de conteúdo: Conectividade Última revisão: 15/05/2023

Por que os pinos IO_PLL_REFCLK foram removidos® nas diretrizes de conexão Intel Agilex FPGA pinos?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

® Nas diretrizes Intel Agilex FPGA de conexão de pinos e no arquivo de pinout do software Intel® Quartus® Prime, você notará que IO_PLL_REFCLK_[12A,12C,13A,13C], _GXF foi removido.

Resolução

Isso se deve ao uso de um software Intel® Quartus® Prime que usa um IP interno Intel®. A Intel recomenda que você conecte este pino ao chão através de um resistor de 0 Ohm.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs e FPGAs SoC Intel® Agilex™ 7

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.