ID do artigo: 000091814 Tipo de conteúdo: Solução de problemas Última revisão: 20/06/2023

Por que meu link não surge quando uso um módulo óptico de 400G® no meu design Intel Agilex 7 FPGA série F?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descrição

    Para o transceptor Intel Agilex 7 FPGA F-Tile FGT acima do design PAM4 de 50G, para que a® adaptação seja bem-sucedida ao usar módulos ópticos de 400G para loopback, você precisa definir o modo de mídia como VSR/Optics.

    Resolução

    Para resolver este problema, consulte o processo set_media_mode no arquivo .tcl a seguir:

    ttk_helper_fgt_eth.tcl


    Para definir o modo de mídia como VSR/Optics, siga estas etapas:

    1. Para canais lógicos de 0 a 15, 0xFFFFC[1:0] o valor de devolução indica a localização física do canal lógico 0. Se o valor de devolução for de 2'b00, significa que o canal lógico 0 está localizado na faixa física 0. 2'b01 significa que o canal lógico 0 está localizado na faixa física 1, 2'b10 significa faixa física 2, e 2'b11 significa faixa física 3. Este valor de devolução se aplica a todos os 16 canais lógicos.
    2. 0x1FFFFC[1:0] o valor de devolução indica a localização física do canal 1 lógico.
      0x2FFFFC[1:0] o valor de devolução indica a localização física do canal lógico 2.
      ...
      0x8FFFFC[1:0] o valor de devolução indica a localização física do canal lógico 8.
    3. Para Ch0 ~ Ch3, siga estas etapas:
      a) Escreva 0x14a(lane_number)64 para abordar 0x9003C.
      b) Endereço de pesquisa 0x90040 até bit 14 = 0 e bit 15 = 1.
      c) Escreva 0x142(lane_number)64 para abordar 0x9003C.
      d) Endereço de pesquisa 0x90040 até bit 14 = 0 e bit 15 = 0.

      Se você quiser voltar ao padrão, siga estas etapas:
      a) Gravação 0x10a(lane_number)64 para abordar 0x9003C
      b) Endereço de pesquisa 0x90040 até bit 14 = 0 e bit 15 = 1.
      c) Escreva 0x102(lane_number)64 para abordar 0x9003C.
      d) Endereço de pesquisa 0x90040 até bit 14 = 0 e bit 15 = 0.
    4. Para Ch4 ~ Ch7, siga estas etapas:
      a) Gravação 0x14a(lane_number)64 para abordar 0x49003C.
      b) Endereço de pesquisa 0x490040 até bit 14 = 0 e bit 15 = 0.
      c) Escreva 0x142(lane_number)64 para abordar 0x49003C.
      d) Endereço de pesquisa 0x490040 até bit 14 = 0 e bit 15 = 1.

      Se você quiser voltar ao padrão, siga estas etapas:
      a) Escreva 0x10a(lane_number)64 para abordar 0x49003C.
      b) Endereço de pesquisa 0x490040 até bit 14 = 0 e bit 15 = 1.
      c) Escreva 0x102(lane_number)64 para abordar 0x49003C.
      d) Endereço de pesquisa 0x490040 até bit 14 = 0 e bit 15 = 0.

    Este problema é corrigido a partir do software Intel® Quartus® Prime Pro Edition versão 22.3.

    Produtos relacionados

    Este artigo aplica-se a 3 produtos

    Kits de desenvolvimento do FPGA Intel® Agilex™ série I
    Driver para Intel® FPGA Download Cable
    FPGAs e FPGAs SoC Intel® Agilex™ 7

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.