Devido a um problema no software Intel® Quartus® Prime Pro Edition versão 22.2 e anterior, você pode ver este erro interno durante a® compilação de designs Intel Agilex 7 FPGA que incluem o LVDS SERDES Intel® FPGA IP. Este erro ocorre quando as taxas de dados dos blocos RX e TX não são as mesmas.
Para resolver este problema, altere as taxas de dados dos blocos RX e TX para que ambos sejam iguais.
Este problema é corrigido a partir do software Intel® Quartus® Prime Pro Edition versão 22.3.