ID do artigo: 000091918 Tipo de conteúdo: Solução de problemas Última revisão: 15/08/2023

Por que a Ethernet multitaxa PHY 1 G/2,5 G/5 G/10 G não é compatível com o PHY multitaxa PHY Intel® Stratix® 10 FPGA IP para o diagrama de estado de grupo de código de transmissão PCS escrito na Cláusula 36 do IEEE 802.3 ao enviar /I2/Conju...

Ambiente

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a um problema no Ethernet multitaxa PHY PHY de 1 G/2,5 G/5 G/10 G Intel® Stratix® 10 FPGA IP, você pode ver a disparidade de execução incorreta /I2/Ordered definida no modo 1GbE.

    De acordo com a Cláusula 36 do IEEE 802.3, /I2/Conjunto ordenado deve ser /K28.5-/D16.2+/ durante o IDLE.

    No entanto, o Ethernet multitaxa PHY 1 G/2,5 G/5 G/10 G Intel® Stratix® 10 FPGA IP pode gerar uma disparidade de execução invertida de /I2/Conjunto ordenado que é /K28.5+/D16.2-/.

    Resolução

    Um patch está disponível para corrigir esse problema para o Intel® Quartus® Software Prime Pro Edition versão 21.2.

    Baixe e instale o Patch 0.45 a partir dos seguintes links:

    Esse problema está corrigido a partir da Intel® Quartus® Software Prime Pro Edition versão 22.3.

    Produtos relacionados

    Este artigo aplica-se a 4 produtos

    FPGA Intel® Stratix® 10 MX
    FPGA Intel® Stratix® 10 SX SoC
    FPGA Intel® Stratix® 10 TX
    FPGA Intel® Stratix® 10 GX

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.