Por que o desempenho se degrada na revisão de implementação de reconfiguração parcial quando comparado com a revisão base?

Você pode ver degradação de desempenho na revisão de implementação de reconfiguração parcial (RP) quando comparado com a revisão base porque na revisão da implementação de RP a colocação e o roteamento são fixos na região estática. Isso afeta a flexibilidade de colocação e roteamento na região de RP.

Para reduzir a degradação de desempenho na revisão da implementação de RP, siga estas etapas:

1. Certifique-se de que os recursos periféricos sejam colocados próximos à lógica associada.
2. Minimize o número de sinais entre os recursos periféricos que atravessam a região de RP.
3. Para os sinais restantes:
   • Adicione registros de pipelining suficientes.
   • Crie um plano de chão para a lógica de interconexão cruzando a região de RP para que ela seja executado ao longo da fronteira da região de RP como um canal.
     
4. Bloqueie o fio-LUT (sufixo ~IPORT/~OPORT) no lado da região de RP que se conecta à região estática. Certifique-se também de que ele está próximo ao limite da região de RP.