ID do artigo: 000092075 Tipo de conteúdo: Documentação e informações do produto Última revisão: 28/02/2023

Por que os valores de tolerância de distorção entre AS_CLK e AS_DATA e nCSO e AS_CLK não estão disponíveis no dispositivo Intel Agilex® 7 e Intel® Stratix® 10 fichas técnicas do dispositivo?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Os valores de tolerância de distorção entre AS_CLK e AS_DATA e nCSO e AS_CLK foram removidos da ficha técnica do dispositivo Intel Agilex® 7 e Intel® Stratix® 10 dispositivos.

 

Resolução

Para determinar a faixa de distorção permitida,® consulte as diretrizes no Guia do usuário de configuração Intel Agilex 7 FPGA e no guia do usuário de configuração Intel® Stratix® 10.

 

 

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGAs e FPGAs SoC Intel® Agilex™ 7
FPGAs Intel® Stratix® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.