ID do artigo: 000092082 Tipo de conteúdo: Solução de problemas Última revisão: 01/06/2023

Por que o Analisador de sincronização relata clocks de borda negativa como clocks de borda positiva?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a um problema no software Intel® Quartus® Prime Pro Edition versão 22.2 e anterior, você pode ver clocks de borda negativa sendo relatados como clocks de borda positiva pelo Analisador de tempo para registros em células de IO. Este problema afeta apenas os projetos que visam Intel Agilex® dispositivos.

    Resolução

    Para resolver este problema, desative manualmente a embalagem do registro em qualquer FF que tenha um clock invertido em uma célula de IO. Por exemplo:

    set_instance_assignment -name FAST_INPUT_REGISTER -to <to> -entity <entity name> OFF

    set_instance_assignment -name FAST_OUTPUT_ENABLE_REGISTER -to <to> -entity <entity name> OFF

    set_instance_assignment -name FAST_OUTPUT_REGISTER -to <to> -entity <entity name> OFF

    Este problema é corrigido a partir do software Intel® Quartus® Prime Pro Edition versão 22.3.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs e FPGAs SoC Intel® Agilex™

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.