Devido a um problema na versão 23.1 ou anterior do software Intel® Quartus® Prime Pro Edition, o modo de bloqueio para referência (LTR) não pode ser habilitado para Intel® FPGA IP PHY direto PMA/FEC F-Tile.
Não há solução alternativa para PMA tipo FGT com FHT de tipo PAM4 e PMA com PAM4/NRZ.
No entanto, há uma solução alternativa para o FGT tipo de conexão de meio físico (PMA) com NRZ (non-turn-to-zero) para evitar esse problema no Software Intel® Quartus® Prime Pro Edition versão 23.1 e anteriores.
As seguintes etapas são um exemplo de um projeto de via de sinal:
- Adicione as seguintes atribuições de QSF no arquivo .qsf do projeto:
-
set_instance_assignment -name HSSI_PARAMETER "flux_mode=FLUX_MODE_BYPASS" -to rx_serial_data[0] -entity top
-
set_instance_assignment -name HSSI_PARAMETER "flux_mode=FLUX_MODE_BYPASS" -to tx_serial_data[0] -entity top
-
set_instance_assignment -name HSSI_PARAMETER "engineered_link_mode=ENABLE" -to rx_serial_data[0] -entity top
-
set_instance_assignment -name HSSI_PARAMETER "engineered_link_mode=ENABLE" -to tx_serial_data[0] -entity top
-
set_instance_assignment -name HSSI_PARAMETER "rx_adapt_mode=RX_ADAPT_MODE_STATIC_EQ" -to rx_serial_data[0] -entity top
Nota: substitua o "rx_serial_data[0]" pelo sinal do receptor de seu projeto.
Substitua o "tx_serial_data[0]" pelo sinal do transmissor de seu projeto.
Substitua "top" pelo nome de entidade de alto nível de seu projeto.
Para um projeto de várias vias, você deve ter as 5 atribuições acima para cada via.
2. Recompila e programe seu projeto.
3. Através do datapath Avalon® interface mapeada de memória, escreva csr rx_ignore_locked2data registro 0x818[0] com o valor 1'b1
4. Afirmar rx_reset
5. Por meio do PMA Avalon Interface memória mapeada, escreva os seguintes registros com o valor 1'b1:
-
0x41680[28]
-
0x41680[24]
-
0x41580[31]
-
0x41580[30]
6. De-assert rx_reset
Esse problema será corrigido em uma versão futura do software Intel® Quartus® Prime Pro Edition.