ID do artigo: 000092164 Tipo de conteúdo: Documentação e informações do produto Última revisão: 26/11/2024

Quais padrões de E/S suportam a atribuição de VCCIO_XX VREF_MODE (INTERNAL VREF) ao usar Stratix® 10 dispositivos?

Ambiente

    Software de projeto Intel® Quartus® Prime
    Interfaces de memória externa Intel® Stratix® 20 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Para Stratix® 10 dispositivos, POD-12, SSTL-12, HSTL-12 Class I e Class II são padrões de E/S que suportam VREF interno. No entanto, o VREF interno está disponível apenas para casos de uso de Interface de Memória Externa (EMIF).

Resolução

Diferentes aplicativos ou protocolos terão diferentes opções de padrões de E/S disponíveis que suportam VREF interno. Mais informações sobre isso podem ser encontradas no Guia do usuário da interface de memória externa Stratix® 10 FPGA IP.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Intel® Stratix® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.