ID do artigo: 000092243 Tipo de conteúdo: Mensagens de erro Última revisão: 08/02/2023

Erro(19433): a transferência entre periferia e DSP ou RAM (nome do sinal) através da célula lógica (nome do sinal) inviabilizará a transferência de tempo

Ambiente

    Intel® Quartus® Prime Pro Edition
    Interfaces de memória externa Intel® Stratix® 10 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Você pode obter esta mensagem de erro ao compilar o design conectando interfaces de memória externa Intel® Stratix® 10 FPGA IP para bloquear RAM diretamente usando o software Intel® Quartus® Prime Pro Edition.

Resolução

Você pode evitar este erro adicionando um ou mais estágios de pipeline entre as Interfaces de memória externa Intel® Stratix® 10 FPGA IP e a RAM do bloco.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Intel® Stratix® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.