ID do artigo: 000092330 Tipo de conteúdo: Conectividade Última revisão: 30/11/2022

Como eu conecto o Intel® Arria® EMAC de 10 HPS com a interface GMII a um PHY externo usando FPGA pinos de E/S?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Ethernet de velocidade tripla Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Para o design em que o HPS é limitado por pinos, os sinais EMAC podem ser roteados através do padrão de malha FPGA como interface GMII e adaptados para o modo SGMII através da lógica do adaptador macio.

Resolução

A ponte PCS Intel® HPS GMII para TSE 1000BASE-X/SGMII é um núcleo IP suave em malha FPGA que fornece lógica para conectar o EMAC GMII/MII do HPS ao núcleo PCS Altera 1000BASE-X/SGMII para realização de interface SGMII.

Além disso, a Intel® fornece um design de referência para esta aplicação; Consulte o design de referência A10 SGMII - Manual do usuário e baixe o projeto de design de referência a partir do link: https://releases.rocketboards.org/

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGA Intel® Arria® 10 SX SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.