Descrição
Devido a um problema no software Intel® Quartus® Prime Pro Edition versão 22.3, você pode ver esse erro durante a verificação usando o simulador Cadence* Xcelium* versão 21.09.003. O erro ocorre quando um arquivo netlist Verilog HDL pós-ajuste ou pós-síntese (.vo) gerado pelo software Intel® Quartus® Prime Pro Edition EDA Netlist Writer é compilado como um arquivo HDL Verilog.
Resolução
Para contornar esse problema, compile o arquivo .vo como um arquivo HDL SystemVerilog adicionando o comutador -sv ao comando xmvlog.
Esse problema está programado para ser corrigido em uma versão futura do software Intel® Quartus® Prime Pro Edition.