Por que meu exemplo de projeto multi-instância para a Ethernet F-tile Intel® FPGA Hard IP não consegue alcançar o link de forma intermitente?

Devido a um problema na versão 22.3 do software Intel® Quartus® Prime Pro Edition, a lógica de redefinição para o exemplo de projeto de várias instâncias para a Intel® FPGA Hard IP Ethernet F-tile é implementada incorretamente. Isso leva a falhas de link intermitentes na criação inicial do exemplo de projeto. Este problema existe para todos os exemplos de projeto multi-instância, independentemente da variante IP.

Para contornar esse problema, execute as seguintes etapas:

1. Navegue até o nome de exemplo>/hardware_test_design/diretório de exemplo <design .
2. Abra o arquivo eth_f_hw.v . Este é o nível superior do exemplo de projeto.
3. Altere a seguinte linha:

DE:

atribuir rst_n[i] = arst;

PARA:

atribuir rst_n[i] = source_rst_n;

4. Compile o exemplo de projeto.

Esse problema está corrigido a partir da Intel® Quartus® Software Prime Pro Edition versão 22.4.