ID do artigo: 000092452 Tipo de conteúdo: Solução de problemas Última revisão: 18/11/2024

Por que vejo problemas de estabilidade com os exemplos de projeto JESD204C que usam o F-Tile JESD204C FPGA IP em loopback externo?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema na versão 22.3 do Software Quartus® Prime Pro Edition, os exemplos de projeto JESD204C que usam o JESD204C F-Tile FPGA IP em loopback externo podem apresentar problemas de estabilidade.

Dependendo da variante exata que você está usando, esses problemas podem se manifestar como eventos de emb_unlock_err, sh_unlock_err, rx_gb_underflow_err, cmd_par_err, invalid_eoemb, invalid_eomb, invalid_sync_header e lane_deskew_err.

Resolução

Um patch está disponível para corrigir este problema para o Software Quartus® Prime Pro Edition versão 22.3.
Faça download e instale patch 0.11 a partir do link apropriado abaixo e, em seguida, gere novamente seu arquivo de programação.

Esse problema está corrigido a partir da versão 22.4 do Software Quartus Prime Pro Edition.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs e FPGAs SoC Intel® Agilex™ série I

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.