ID do artigo: 000092461 Tipo de conteúdo: Solução de problemas Última revisão: 20/06/2023

Há algum problema conhecido no relatório de compilação All Package Pins no software® Intel® Quartus® Prime Pro Edition ao segmentar Intel Agilex 7 dispositivos?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Sim, quando você compila um design voltado para Intel Agilex® 7 dispositivos usando o software Intel® Quartus® Prime Pro Edition versão 22.3 e anterior, os seguintes problemas serão vistos no relatório de compilação All Package Pins:

    1. A direção de E/ S de PWRMGT_SCL e PWRMGT_SDA é mostrada como "saída". No entanto, esta direção de E/S está incorreta. Eles devem ser mostrados como "bidir".

    2. O nome do pino do pino SDM atribuído ao HPS_COLD_nRESET é mostrado como "HPS_COLD_RESET", e a direção de E/S deste pino é mostrada como "saída". No entanto, essas informações estão incorretas. O nome do pino deve ser mostrado como "HPS_COLD_nRESET", e a direção de E/S deve ser "bidir".

    Resolução

    Esses problemas estão programados para serem corrigidos em uma versão futura do software Intel® Quartus® Prime Pro Edition.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs e FPGAs SoC Intel® Agilex™

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.