ID do artigo: 000092512 Tipo de conteúdo: Errata Última revisão: 04/09/2023

Por que minha simulação de exemplo de projeto Ethernet F-tile Intel® FPGA Hard IP falha ao usar o simulador Questa*-Intel® FPGA Edition?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Questa*-Intel® FPGA Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no software Intel® Quartus® Prime Pro Edition versão 22.2, 22.3 e 22.4, você pode ver a simulação de exemplo de projeto Ethernet F-tile Intel® FPGA Hard IP fica presa na sequência de redefinição usando o simulador Questa*-Intel® FPGA Edition.

Resolução

Não há nenhuma solução alternativa. Você pode usar outros simuladores para executar a simulação. Por exemplo, ModelSim* SE ou QuestaSim*.

Este problema é corrigido na versão 23.1 do Intel® Quartus® Software Prime Pro Edition.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs e FPGAs SoC Intel® Agilex™ série I

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.