ID do artigo: 000092606 Tipo de conteúdo: Solução de problemas Última revisão: 07/11/2022

Por que recebo leituras inconsistentes durante a reposição do registro de atraso da coluna de IO em Interfaces de memória externa Intel® Arria® 10 FPGA IP por meio da porta de depuração on-chip?

Ambiente

    Interfaces de memória externa Intel® Arria® 10 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Ao ler um valor do registro de atraso da coluna de IO de Interfaces de memória externa Intel® Arria® 10 FPGA IP via Porta de depuração on-chip, você pode obter um valor diferente uma vez em algumas centenas de leituras.

Resolução

Dados experimentais mostram que valores incorretos podem ocorrer por até 2% das leituras em toda a extensão das condições ambientais.

A solução alternativa para isso é ler os N vezes do registro e apenas confiar no valor se todas as amostras N corresponderem - se houver uma incompatibilidade, você deve repetir outra rodada de leituras. O valor de N deve ser de acordo com a confiabilidade presumida da leitura.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Intel® Arria® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.