ID do artigo: 000092734 Tipo de conteúdo: Mensagens de erro Última revisão: 25/08/2023

Por que a falha da compilação acontece ao adicionar atribuições de equalização TX ao canal F-Tile FGT para Intel Agilex® 7 FPGA?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema na Intel® Quartus® software Prime Pro Edition versão 22.2 ou 22.3, um erro de compilação pode ocorrer durante a Geração lógica com algumas atribuições válidas de combinações de equalização TX no canal F-Tile FGT.

Exemplo de erro:

Erro (21842): A lógica de suporte não pode ser gerada porque os componentes IP usados no projeto têm configurações conflitantes

Erro (21843): ---------------------------------------------------------------- Conflict 0

Erro (21843): regra: gdra_ip758fluxtop:ux3_txeq_main_tap_relationship_rule @ gdr.z1577a.u_ux_quad_2.flux_top

Erro (21843): {(gdr.z1577a.u_ux_quad_2.flux_top.ux3_txeq_main_tap -> IP_INST[0].hw_ip_top|dut|eth_f_0|hip_inst||per_xcvr[0].x_bb_f_ux|x_bb_f_ux_tx.txeq_main_main__tap)+(gdr.z1577a.u_ux_quad_2.flux_top.ux3_txeq_post_tap_1 -> IP_INST[0].hw_ip_top|dut|eth_f_0|hip_inst|per_xcvr[0].x_bb_f_ux|x_bb_f_ux_tx.txeq_post_tap_ 1)+(gdr.z1577a.u_ux_quad_2.flux_top.ux3_txeq_pre_tap_1 -> IP_INST[0].hw_ip_top|dut|eth_f_0|hip_inst|per_xcvr[0].x_bb_f_ux|x_bb_f_ux_tx.txeq_pre_tap_1)+gdr.z1577a.u_ux_quad_2.flux_top.ux3_txeq_pre_tap_2<=32'd47} || gdr.z1577a.u_ux_quad_2.flux_top.ux3_powerdown_mode == TRUE

Erro (21843): regra: gdra_ip758fluxtop:ux3_txeq_pre_tap_1_range_rule @ gdr.z1577a.u_ux_quad_2.flux_top

Erro (21843): gdr.z1577a.u_ux_quad_2.flux_top.ux3_powerdown_mode == FALSE || (gdr.z1577a.u_ux_quad_2.flux_top.ux3_txeq_pre_tap_1 -> IP_INST[0].hw_ip_top|dut|eth_f_0|hip_inst|per_xcvr[0].x_bb_f_ux|x_bb_f_ux_tx.txeq_pre_tap_1) == 0

Erro (21843): Variáveis de entrada:

Erro(21843): user.bb_f_ux_tx[0] -> IP_INST[0].hw_ip_top|dut|eth_f_0|hip_inst|per_xcvr[0].x_bb_f_ux|x_bb_f_ux_tx

Erro (21843): is_used == TRUE

Erro (21843): localização == UX11

Erro (21843): txeq_main_tap == 40

Erro (21843): txeq_post_tap_1 == 13

Erro (21843): txeq_pre_tap_1 == 1

Erro: o projeto não pode ser programado em F-Tiles disponíveis porque determinadas restrições de localização são conflitantes, ou porque o projeto requer mais recursos em comparação com o que está disponível no dispositivo atual

Erro: a ferramenta Quartus Prime Logic Generation não foi bem-sucedida. 14 erros, 0 avisos

Erro: pico de memória virtual: 12882 megabytes

Erro: Processamento encerrado: 30 de setembro de 11:22:52 2022

Erro: Tempo decorrido: 00:01:49

Erro: ID do processo do sistema: 25039

Resolução

Para solucionar esse problema na Intel® Quartus® Software Prime Pro Edition versão 22.2 ou 22.3, siga as etapas abaixo:

1. Verifique aconfiguração de equalização T X na ferramenta equalizador TX F-Tile

2 . Valor de equalização de gravação para compensação de registro de via 0x47830


Esse problema foi corrigido na Intel® Quartus® Software Prime Pro Edition versão 23.1.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs e FPGAs SoC Intel® Agilex™ série I

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.