Descrição
Devido a um problema no Software Quartus® Prime Pro Edition versão 23.1 ou anterior, se o seu sistema PLL de referência de bloco F tiver experiência de descontinuidade ou uma condição de perda temporária, você pode observar que o dispositivo FPGA Agilex™ 7 não consegue se reconfigurar.
Altera recomenda que você forneça um clock de referência estável em toda a operação de projeto, uma vez que o clock de referência para o PLL do sistema F-tile esteja disponível.
Se você não puder aderir a isso, você deve reconfigurar o dispositivo.
Resolução
Para contornar esse problema, você deve tentar configurar seu dispositivo novamente se sua primeira reconfiguração falhar.