ID do artigo: 000092820 Tipo de conteúdo: Solução de problemas Última revisão: 20/05/2024

Por que o valor dos dados de conclusão é sempre zero para a porta upstream do CFGRd TLP para a porta upstream em simulação ao usar o Comutador escalável FPGA IP para PCI Express?

Ambiente

    Intel® Quartus® Prime Pro Edition

OS Independent family

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema na versão 22.3 ou anterior do Software Quartus® Prime Pro Edition, os dados de conclusão do alvo do CFGRd para o espaço de configuração de porta upstream são sempre zero na simulação.

Resolução

Para contornar esse problema, edite manualmente o diretório de caminho do Arquivo de inicialização de memória (MIF - Memory Initialization File) em arquivos com as seguintes etapas:

  1. Abra o <project_directory>/ip/switch_upstream_port/switch_upstream_port_intel_pcie_sep_ptile_top_0/synth/switch_upstream_port_intel_pcie_sep_ptile_top_0.v.
  2. Mude o. MIF_DIRECTORY parâmetro com o caminho do projeto e a localização do MIF, por exemplo:

. MIF_DIRECTORY ("<project_directory>/ip/switch_upstream_port/switch_upstream_port_intel_pcie_sep_ptile_top_0/intel_pcie_sep_ptile_top_211/synth/sep/mif"),

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs e FPGAs SoC Intel® Agilex™ 7 série F

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.