ID do artigo: 000092921 Tipo de conteúdo: Documentação e informações do produto Última revisão: 02/12/2022

O recurso de atraso de E/S é suportado para os padrões de E/S LVDS, RSDS, mini-LVDS e LVPECL ao usar dispositivos Intel® Arria® 10 e Intel® Cyclone® 10 GX?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no manual de E/S de malha de 10 núcleos e propósito geral de E/S e Intel® Cyclone® 10 GX Core Fabric e Manual geral de E/S de propósito geral, a Tabela 49 de IOE programável de 10 Intel® Arria® 10 apresenta tipos de buffer de E/S e suporte a padrões de E/S e suporte à Tabela 39 de IOE programável de Intel Cyclone 10 GX com padrões de E/S e tipos de buffer, Intel® Arria® não incluem padrões de E/S LVDS, RSDS, mini-LVDS e LVPECL. Todos esses padrões de IO são compatíveis com o recurso Atraso de E/S.

 

Resolução

Este problema está programado para ser corrigido em uma versão futura do manual de E/S de malha Intel® Arria® 10 Núcleos e propósito geral e Intel® Cyclone® 10 GX Core Fabric e Manual geral de E/S de propósito geral.

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGAs Intel® Arria® 10 e FPGAs SoC
FPGA Intel® Cyclone® 10 GX

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.