ID do artigo: 000092968 Tipo de conteúdo: Solução de problemas Última revisão: 19/05/2023

Por que o tamanho da barra no log de lspci não corresponde ao tamanho configurado no parâmetro IP ao usar Intel® Stratix® 10 H-Tile/L-Tile Avalon® Memory Mapped (AvalonMM) Hard IP para PCI Express*?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Intel® Stratix® 10 Hard IP para PCI Express* Avalon-MM
  • OS Independent family

    BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a um problema no software Intel® Quartus® Prime Pro Edition versão 22.2 e anterior, você pode ver que o tamanho da barra no log lspci não corresponde ao tamanho configurado no parâmetro IP ao usar Intel® Stratix® 10 H-Tile/L-Tile Avalon® Memory Mapped (AvalonMM) Hard IP para PCI Express*.

    Resolução

    Este problema é corrigido no software Intel® Quartus® Prime Pro Edition versão 22.2 e em diante.

    Produtos relacionados

    Este artigo aplica-se a 4 produtos

    FPGA Intel® Stratix® 10 GX
    FPGA Intel® Stratix® 10 MX
    FPGA Intel® Stratix® 10 SX SoC
    FPGA Intel® Stratix® 10 TX

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.