ID do artigo: 000092970 Tipo de conteúdo: Conectividade Última revisão: 21/12/2022

Como eu conecto Intel® FPGA IP somente DDR4 com o controlador DDR4 personalizado compatível com DFI?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Interfaces de memória externa Intel® Stratix® 10 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    O IP de controlador personalizado DDR4 compatível com DFI não tem os mesmos pinos de IO do Intel® FPGA DDR4 Controller IP. Siga a solução para implementar a interface EMIF DDR4 com o controlador DDR4 personalizado compatível com DDR4 IP e o IP Intel® FPGA DDR4 somente para PHY.

    Resolução

    Os sinais RAS/CAS/WE são multiplexados com sinais de endereço A[16:14] usando o sinal ACT por protocolo DDR4. O barramento AFI fornece acesso bruto a esses pinos.

    O cliente precisa usar alguma lógica de adaptação pequena: mapear os sinais AFI correspondentes a A[16:14] aos sinais de DFI_ADDRESS para A[16:14] quando o ACT_N estiver baixo e para RAS/CAS/WE quando o ACT_N estiver alto.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Intel® Stratix® 10 e FPGAs SoC

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.