ID do artigo: 000093030 Tipo de conteúdo: Solução de problemas Última revisão: 27/11/2022

Por que o meu Conjunto de reconfiguração dinâmica entre protocolos F-Tile e Intel® FPGA IP exibe violações de temporização entre domínios de clock IP que residem em grupos de reconfiguração mutuamente exclusivos?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Interfaces
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a um problema no software Intel® Quartus® Prime Pro Edition versão 22.3, os designs do F-Tile Dynamic Reconfiguration Suite Intel® FPGA IP exibirão violações de temporização entre núcleos de propriedades intelectuais (IP) que residem em grupos de reconfiguração mutuamente exclusivos.

    Resolução

    Para resolver este problema, crie restrições do grupo de clocks para cortar os caminhos entre os domínios de clock mutuamente exclusivos.
    Este problema está programado para ser corrigido em uma versão futura do software Intel® Quartus® Prime Pro Edition.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs e FPGAs SoC Intel® Agilex™ 7

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.