ID do artigo: 000093090 Tipo de conteúdo: Solução de problemas Última revisão: 09/08/2023

Por que há violações de temporização dentro da Intel® FPGA IP de Ethernet de velocidade tripla implementadas no F-Tile de Intel Agilex® 7 FPGA dispositivos?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Ethernet de velocidade tripla Intel® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a um problema na versão 22.3 ou anterior do software Intel® Quartus® Prime Pro Edition, você pode ver violações de tempo nos seguintes caminhos dentro da Intel® FPGA IP Ethernet de velocidade tripla implementada no F-Tile de Intel Agilex® 7 FPGA dispositivos:

    De nó: i_ptp|eth_tse_0|i_tse_pcs_0|alt_mge_pcs20_inst|enc20|enc0|eout_dat[0]
    Para nó: phymac_100g_ftile_auto_tiles|z1577a_x0_y166_n0|hdpldadapt_tx_chnl_23~pld_tx_clk1_dcm.reg

    De nó: phymac_100g_ftile_auto_tiles|z1577a_x0_y166_n0|hdpldadapt_rx_chnl_23~pld_rx_clk1_dcm.reg
    Para nó: i_ptp|eth_tse_0|i_tse_pcs_0|alt_mge_pcs20_inst|rx_datain_reg_sc[5]

    Resolução

    Um patch está disponível para corrigir esse problema para o software Intel® Quartus® Prime Pro Edition versão 22.3. Baixe e instale o patch 0.25 dos seguintes links:

    Este problema foi corrigido a partir da Intel® Quartus® Software Prime Pro Edition versão 22.4.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs e FPGAs SoC Intel® Agilex™ 7

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.