ID do artigo: 000093127 Tipo de conteúdo: Conectividade Última revisão: 09/08/2023

Por que não posso atribuir o pino VREF em não uso como pino IO no Cyclone® dispositivo V GX FPGA?

Ambiente

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Você não pode atribuir os pinos VREF nãoutilizados como E/S do usuário no dispositivo Cyclone® V GX FPGA.

    Consulte a página 7 do Cyclone® V GX FPGA Pin Connection Guideline: "Se os pinos VREF não forem usados, você deve conectá-los a VCCIO no banco em que o pino reside ou GND."

    Resolução

    Ignore as informações encontradas no manual do dispositivo Cyclone® V: /content/dam/www/programmable/us/en/pdfs/literature/hb/cyclone-v/cv_5v1.pdf (P17)
    que menciona "Pinos de referência de tensão não uso (VREF) que podem ser configurados como E/S do usuário".

    Em vez disso, você pode consultar o manual atualizado deste link: https://www.intel.com/content/www/us/en/docs/programmable/683375/current/logic-array-blocks-and-adaptive-logic-24877.html

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGA Cyclone® V GX

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.