ID do artigo: 000093177 Tipo de conteúdo: Solução de problemas Última revisão: 08/12/2022

Por que posso implementar vários E/S abertos habilitados de forma independente no mesmo grupo de DQ x4 em bancos de E/S de 3V em Intel® Stratix® 10 dispositivos?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Em Intel® Stratix® 10 dispositivos, cada grupo de DQ x4 em um banco de E/S de 3V compartilha o mesmo Output Enable (OE) e, portanto, você não pode dividir o OE dentro de um grupo de DQ x4.
No entanto, quando você implementa a seguinte construção e as coloca no mesmo grupo de DQ x4:

INOUT_1 < = '0' quando ENABLE_1 ='0' mais 'Z';
INOUT_2 < = '0' quando ENABLE_2 ='0' mais 'Z';

O Intel® Quartus® Prime Pro Edition software implementará a E/S como Open Drain e modificará o RTL desconectando o OE e movê-lo para DATA IN. Isso resultará em buffers de E/S com sua porta de OE ligada ao GND, permitindo que eles se encaixem na mesma nibble.
 

Resolução

Este é um comportamento esperado.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Intel® Stratix® 10 e FPGAs SoC

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.