As funções L e H-Tile Transceptor Nativo Intel® Stratix® 10 IP rx_pma_clkslip e rx_bitslip podem ser usadas para o alinhamento de palavras do transceptor RX nos dispositivos Intel® Stratix® 10 L-Tile e H-Tile.
A porta rx_pma_clkslip atua na fixação de meio físico (PMA). Quando afirmado, ele faz com que o desercializador pule um bit serial ou faça uma pausa no clock serial por um ciclo para alcançar o alinhamento de palavras. Os dados pausados são alimentados na caixa de velocidade opcional.
A porta rx_bitslip atua na subcamada de codificação física (PCS). Quando afirmado, o rx_parallel_data desliza 1 bit para cada borda positiva da rx_bitslip entrada. O bit deslizando é visto na saída da caixa de velocidades.
Ao usar a caixa de engrenagens, ele pode ser usado normalmente no modo de 40:66 bits. Se você usar a porta rx_pma_clkslip para pausar dados no domínio de 40 bits, isso pode resultar em uma falta de alinhamento de palavras no domínio de 66 bits.
Use a porta de transceptor nativo de blocos L e H Intel® Stratix® 10 IP rx_bitslip para configurações de transceptor que usam uma caixa de velocidades.