Por que o exemplo de projeto "Ethernet para CPRI" para a suíte de reconfiguração dinâmica F-tile Intel® FPGA IP falha em funcionar na simulação ao reconfigurar dinamicamente para o perfil 25GE-1?

Devido a um problema na versão 22.3 do software Intel® Quartus® Prime Pro Edition, o banco de testes fornecido para o exemplo de projeto "Ethernet para CPRI" para a Suíte de reconfiguração dinâmica F-tile Intel® FPGA IP não funcionará corretamente ao reconfigurar dinamicamente para o perfil 25GE-1. Este problema não afeta o exemplo de projeto quando executado no hardware.

Para contornar esse problema na simulação, execute as seguintes etapas:

1. Navegue até <sua diretório de projetos de exemplo>/example_testbench.
2. Abra o arquivo basic_avl_tb_top.sv no seu editor de texto preferido.
3. Localize a tarefa eth_dr_to_25g e altere as seguintes linhas:

   De
   Etapa 6: Programa DUT soft CSR
   $display ("** informações: Program DUT soft CSR ....");
   repetir (10) @(negedge i_reconfig_clk);
   avmm_write ({8'b0, 24'h200}, {26'h0,6'h0});
   repetir (10) @(negedge i_reconfig_clk);
   avmm_write ({8'b0, 24'h204}, {{20'b0},{3'b000},{3'b000},{3'b000},{3'b010}});
   repetir (10) @(negedge i_reconfig_clk);
   avmm_write ({8'b0, 24'h208}, {28'h0,4'b000});
   

   Para
   Etapa 6: Programa DUT soft CSR
   $display ("** informações: Program DUT soft CSR ....");
   repetir (10) @(negedge i_reconfig_clk);
   avmm_write ({8'h10, 24'h200}, {26'h0,6'h0});
   repetir (10) @(negedge i_reconfig_clk);
   avmm_write ({8'h10, 24'h204}, {{20'b0},{3'b000},{3'b000},{3'b000},{3'b010}});
   repetir (10) @(negedge i_reconfig_clk);
   avmm_write ({8'h10, 24'h208}, {28'h0,4'b000});

4. Salve o arquivo.
5. Execute a simulação usando os scripts fornecidos para o seu simulador selecionado.

Esse problema foi corrigido a partir da versão 23.1 do software Intel® Quartus® Prime Pro Edition.