Por que a simulação do projeto do Serial Lite IV Intel® FPGA IP Tile F com o modo PMA simplex falha?

Devido a um problema na versão 22.4 do software Intel® Quartus® Prime Pro Edition, você pode observar que a simulação do projeto do Serial Lite IV Intel® FPGA IP Tile F falhará com a seguinte configuração:

• OPN: Intel Agilex® dispositivos F-tile com OPNs que terminam com o sufixo VR0, VR1 e VR2
• Modo de simulação: Slowsim
• Tipo de modulação de PMA: NRZ
• Tipo de PMA: FGT
• Taxa de dados PMA: 17,4 Gbps
• Modo PMA: TX/RX
• Número de vias PMA: > = 14

Esse problema deve-se à frequência do clock gerada pelo modelo de simulação ter um desvio elevado da frequência esperada, o que causa o transbordamento de FIFO vazio ou de FIFO.

Para contornar esse problema, você pode adotar os seguintes dois métodos:

1. Mude o OPN: Intel Agilex® dispositivos F-tile com OPNs que terminam com o sufixo VR3 e AA.
2. Altere o modo de simulação de Slowsim para Fastsim.

Esse problema está programado para ser corrigido em uma versão futura do software Intel® Quartus® Prime Pro Edition.