ID do artigo: 000093319 Tipo de conteúdo: Solução de problemas Última revisão: 17/10/2023

Por que o exemplo de projeto Ethernet F-Tile Intel® FPGA Hard IP tem erros de tempo de recuperação quando a medição de latência determinística é habilitada?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema na versão 22.4 do software Intel® Quartus® Prime Pro Edition, para a Intel® FPGA Hard IP Ethernet F-Tile, quando a opção de medição de latência determinística estiver habilitada e um exemplo de projeto for gerado, você poderá observar uma falha na sincronização da recuperação.

Resolução

Para contornar esse problema, adicione o seguinte código ao arquivo eth_f_ip.sdc:

eth_f_constraint_net_delay *\

*latency_measure_inst|async_pulse_gen_inst|async_pulse* \

2,2ns 1 0 0 0 1

eth_f_constraint_net_delay *\

*latency_measure_inst|async_pulse_gen_inst| cnt[*] \

2,2ns 1 0 0 0 1

Esse problema está programado para ser corrigido em uma versão futura do software Intel® Quartus® Prime Pro Edition.

s

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs e FPGAs SoC Intel® Agilex™ 7

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.