ID do artigo: 000093360 Tipo de conteúdo: Documentação e informações do produto Última revisão: 22/03/2023

Posso configurar um primeiro design do HPS sobre JTAG em Intel® Stratix® 10 e Intel Agilex® SoC?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Sim, um design com o primeiro modo de inicialização do HPS é suportado para ser configurado por JTAG em dispositivos SoC baseados no Secure Device Manager (SDM) com Intel® Stratix® 10 e Intel Agilex® SoC.

Resolução

Para gerar um primeiro arquivo sof do HPS, gere uma imagem destinada a ser usada para um modo de configuração não JTAG suportado em sua placa, como ASx4 ou AVST usando a ferramenta Gerador de arquivos de programação no software Prime Intel® Quartus®. Certifique-se de que o FSBL seja adicionado ao arquivo de entrada .sof.

Um arquivo .sof de saída com o nome _hps_auto.sof será criado pela ferramenta Gerador de arquivos de programação no diretório de saída escolhido. Este arquivo contém o FSBL e pode ser usado para configurar o soC FPGA em JTAG.

Isso está programado para ser atualizado na próxima versão do guia do usuário Intel Stratix 10 SoC FPGA Boot e Intel Agilex SoC FPGA Boot User Guide.

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGAs e FPGAs SoC Intel® Agilex™ 7
FPGAs Intel® Stratix® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.