ID do artigo: 000093377 Tipo de conteúdo: Solução de problemas Última revisão: 30/11/2023

Por que às vezes vejo o CPB corromper quando executo uma imagem de atualização de firmware ou de fábrica no meu SoC Remote System Update habilitado Intel® Stratix® 10 ou Intel Agilex® FPGA sistema?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Devido a um problema no firmware do dispositivo a partir da versão 20.3 e posterior do software Intel® Quartus® Prime Pro Edition, atualização de fábrica ou de atualização de firmware do SoC Remote System Update (RSU), os fluxos de imagens de atualização de firmware podem falhar no momento em que o 0xf004d003 de código de erro do estado de RSU ou 0xf004d00c se a imagem de atualização estiver no último slot no Bloco de Ponteiro de Configuração (CPB) da RSU. ou é seguido por entradas de CPB canceladas apenas.

O CPB (Configuration Pointer Block) da RSU no flash armazena a localização e a ordem das partições de inicialização da RSU habilitadas e contém 508 slots. Quando a tabela fica cheia, ela comprime automaticamente.

Consulte o Guia do usuário Intel Agilex® Hard Processor System Remote System Update e Intel® Stratix® Guia do usuário da atualização remota do sistema do processador rígido Intel® Stratix® 10 para obter mais informações sobre a atualização do sistema remoto.

Resolução

Para contornar esse problema:

Ao escrever a Imagem de atualização de fábrica/firmware na memória flash, certifique-se de que não seja a última entrada na tabela CPB, force mais uma compressão CBP (executando slot_disable <slot> e depois rsu slot_enable <slot>)

E

Não cancele (desabilite) quaisquer slots de RSU após escrever Factory / Firmware Update Image para o flash, antes de POR (e da imagem de atualização em execução)

Para detectar se a imagem de atualização de fábrica/firmware está no último slot: exemplo de u-boot:

Salve o CPB na memória usando o comando save_cpb rsu: rsu save_cpb <address>

Examine o CPB usando md.b <address+slot offset> 8

save_cpb 0x2000 0000 rsu

md.b 0x20000ff0 8

md.b 0x20000ff8 8

Slots vazios conterão FF FF FF FF FF FF FF; slots limpos conterão todos os 00s

Esse problema está programado para ser corrigido em uma versão futura do firmware de dispositivo para dispositivos Intel Agilex® e dispositivos Intel® Stratix 10.

Produtos relacionados

Este artigo aplica-se a 3 produtos

FPGAs e FPGAs SoC Intel® Agilex™ 7
FPGA Intel® Stratix® 10 SX SoC
FPGA Intel® Stratix® 10 TX

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.